XCVU9P-2FLGA2104I - Integraj Cirkvitoj, Enkonstruitaj, FPGAoj (Field Programable Gate Array)

Principo de funkciado:
FPGAoj uzas koncepton kiel la Logic Cell Array (LCA), kiu interne konsistas el tri partoj: la Configurable Logic Block (CLB), la Input Output Block (IOB) kaj la Interna Interconnect.Field Programable Gate Arrays (FPGAoj) estas programeblaj aparatoj kun malsama arkitekturo ol tradiciaj logikaj cirkvitoj kaj pordegaj aroj kiel ekzemple PAL, GAL kaj CPLD-aparatoj.La logiko de la FPGA estas efektivigita ŝarĝante la internajn senmovajn memorĉelojn kun programitaj datumoj, la valoroj stokitaj en la memorĉeloj determinas la logikan funkcion de la logikĉeloj kaj la manieron en kiu la moduloj estas konektitaj unu al la alia aŭ al la I/ O.La valoroj stokitaj en la memorĉeloj determinas la logikan funkcion de la logikĉeloj kaj la manieron en kiu la moduloj estas ligitaj unu al la alia aŭ al la I/Os, kaj finfine la funkciojn kiuj povas esti efektivigitaj en la FPGA, kiu permesas senliman programadon. .

Dezajno de blato:
Kompare al aliaj specoj de pecetdezajno, pli alta sojlo kaj pli rigora baza dezajnofluo estas kutime postulataj koncerne FPGA-fritojn.Aparte, la dezajno devus esti proksime ligita al la FPGA-skemo, kiu enkalkulas pli grandan skalon de speciala pecetdezajno.Uzante Matlab kaj specialajn dezajnalgoritmojn en C, devus esti eble atingi glatan transformon en ĉiuj direktoj kaj tiel certigi ke ĝi estas en linio kun nuna ĉefa blatdezajna pensado.Se ĉi tio estas la kazo, tiam estas kutime necese koncentriĝi pri la bonorda integriĝo de komponantoj kaj la responda dezajnlingvo por certigi uzeblan kaj legeblan blaton-dezajnon.La uzo de FPGA-oj ebligas estrarpurigon, kodsimuladon kaj aliajn rilatajn dezajnoperaciojn por certigi ke la nuna kodo estas skribita laŭ maniero kaj ke la dezajnosolvo renkontas la specifajn dezajnpostulojn.Aldone al ĉi tio, la dezajnalgoritmoj devus esti prioritatitaj por optimumigi la projektdezajnon kaj la efikecon de la pecetoperacio.Kiel dizajnisto, la unua paŝo estas konstrui specifan algoritmomodulon al kiu la pecetkodo rilatas.Ĉi tio estas ĉar antaŭdizajnita kodo helpas certigi la fidindecon de la algoritmo kaj signife optimumigas la totalan pecetdezajnon.Kun plena tabula senararigado kaj simulado-testado, devus esti eble redukti la ciklotempon konsumitan en projektado de la tuta blato ĉe fonto kaj optimumigi la ĝeneralan strukturon de la ekzistanta aparataro.Ĉi tiu nova produkta dezajnomodelo estas ofte uzata, ekzemple, dum evoluigado de ne-normaj aparataj interfacoj.

La ĉefa defio en FPGA-dezajno estas konatiĝi kun la aparataro kaj ĝiaj internaj rimedoj, por certigi ke la dezajnlingvo ebligas la efikan kunordigon de komponantoj kaj plibonigi la legeblecon kaj utiligon de la programo.Ĉi tio ankaŭ metas altajn postulojn al la dezajnisto, kiu devas akiri sperton en multoblaj projektoj por plenumi la postulojn.

 La algoritmo-dezajno devas koncentriĝi pri racia por certigi la finan kompletigon de la projekto, por proponi solvon al la problemo bazita sur la reala situacio de la projekto, kaj plibonigi la efikecon de la FPGA-operacio.Post determini la algoritmo devus esti racia konstrui la modulon, por faciligi la kodo dezajno poste.Antaŭ-dizajnita kodo povas esti uzata en koddezajno por plibonigi efikecon kaj fidindecon.Male al ASICoj, FPGAoj havas pli mallongan disvolvan ciklon kaj povas esti kombinitaj kun dezajnpostuloj por ŝanĝi la strukturon de la aparataro, kio povas helpi kompaniojn lanĉi novajn produktojn rapide kaj renkonti la bezonojn de ne-norma interfaco-disvolviĝo kiam komunikadprotokoloj ne estas maturaj.