Integrita Cirkvito IC Peceto Elektronika Komponento XC5VLX110-1FFG1153C FPGA Virtex-5

Produktaj Atributoj

Raporti Eraron pri Produktaj Informoj

Vidi Simile

Dokumentoj kaj Amaskomunikilaro

Mediaj kaj Eksportaj Klasifikoj

Kampo-programebla pordega tabelo

Akamp-programebla pordega tabelo(FPGA) estasintegra cirkvitodesegnita por esti agordita de kliento aŭ dizajnisto post fabrikado - tial la esprimokampoprogramebla.La FPGA-agordo estas ĝenerale precizigita uzante aaparataro priskriba lingvo(HDL), simila al tiu uzata por anaplikaĵ-specifa integra cirkvito(ASIC).Cirkvitdiagramojestis antaŭe uzataj por specifi la agordon, sed ĉi tio estas ĉiam pli malofta pro la apero deelektronika desegna aŭtomatigoiloj.

FPGAoj enhavas aron deprogramebla logikaj blokoj, kaj hierarkio de reagordeblaj interligoj permesantaj al blokoj esti kabligitaj kune.Logikaj blokoj povas esti agorditaj por plenumi kompleksajnkombinaj funkcioj, aŭ agu kiel simplalogikaj pordegojŜatiKAJkajXOR.En la plej multaj FPGAoj, logikaj blokoj ankaŭ inkludasmemorelementoj, kiu povas esti simplasandalojaŭ pli kompletaj blokoj de memoro.^[1]Multaj FPGAoj povas esti reprogramitaj por efektivigi malsamajnlogikaj funkcioj, permesante flekseblanreagordebla komputadokiel farita enkomputila programaro.

FPGAoj havas rimarkindan rolon enenigita sistemoevoluo pro ilia kapablo komenci sisteman softvarevoluon samtempe kun hardvaro, ebligi sistemajn spektaklosimuladojn ĉe tre frua fazo de la evoluo, kaj permesi diversajn sistemprovojn kaj dizajni ripetojn antaŭ finpretigo de la sistemarkitekturo.^[2]

Historio[redakti]

La FPGA-industrio ĝermis deprogramebla nurlegebla memoro(PROM) kajprogrameblaj logikaj aparatoj(PLD-oj).PROMoj kaj PLDoj ambaŭ havis la opcion de esti programitaj en aroj en fabriko aŭ en la kampo (kampe programebla).^[3]

Alteraestis fondita en 1983 kaj liveris la unuan reprogrameblan logikan aparaton de la industrio en 1984 - la EP300 - kiu havis kvarcfenestron en la pakaĵo kiu permesis al uzantoj brili ultraviola lampon sur la ĵetkubo por forigi la.EPROMĉeloj kiuj tenis la aparatkonfiguracion.^[4]

Xilinxproduktis la unuan komerce realigeblan kampoprogrameblanpordega tabeloen 1985^[3]- la XC2064.^[5]La XC2064 havis programeblajn pordegojn kaj programeblajn interligojn inter pordegoj, la komencojn de nova teknologio kaj merkato.^[6]La XC2064 havis 64 agordeblajn logikblokojn (CLBoj), kun du tri-enigaĵoj.serĉtabeloj(LUToj).^[7]

En 1987, laMaramea Surfaca Militado-Centrofinancis eksperimenton proponitan de Steve Casselman por evoluigi komputilon kiu efektivigus 600,000 reprogrameblajn pordegojn.Casselman estis sukcesa kaj patento ligita al la sistemo estis emisiita en 1992.^[3]

Altera kaj Xilinx daŭris senkontestaj kaj rapide kreskis de 1985 ĝis la mez-1990-aj jaroj kiam konkurantoj burĝonis, eroziante signifan parton de sia merkatparto.Antaŭ 1993, Actel (nunMicrosemi) servis proksimume 18 procentojn de la merkato.^[6]

La 1990-aj jaroj estis periodo de rapida kresko por FPGAoj, kaj en cirkvito sofistikeco kaj la volumeno de produktado.En la fruaj 1990-aj jaroj, FPGAoj estis ĉefe uzitaj enentelekomunikadojkajretigado.Antaŭ la fino de la jardeko, FPGAoj trovis sian manieron en konsumantajn, aŭtomobilajn kaj industriajn aplikojn.^[8]

Antaŭ 2013, Altera (31 procentoj), Actel (10 procentoj) kaj Xilinx (36 procentoj) kune reprezentis ĉirkaŭ 77 procentojn de la FPGA-merkato.^[9]

Firmaoj kiel Mikrosofto komencis uzi FPGA-ojn por akceli alt-efikecajn, komputile intensajn sistemojn (kiel ladatumcentrojkiuj funkciigas siajnBing serĉilo), pro larendimento por vatoavantaĝon liveras FPGA.^[10]Mikrosofto komencis uzi FPGAojn porakceliBing en 2014, kaj en 2018 komencis deploji FPGA-ojn trans aliaj datencentraj laborkvantoj por siajLazuro nuba komputadoplatformo.^[11]

La sekvaj templinioj indikas progreson en malsamaj aspektoj de FPGA-dezajno:

Pordegoj

• 1987: 9,000 pordegoj, Xilinx^[6]
• 1992: 600,000, Naval Surface Warfare Department^[3]
• Fruaj 2000-aj jaroj: milionoj^[8]
• 2013: 50 milionoj, Xilinx^[12]

Merkata grandeco

• 1985: Unua komerca FPGA: Xilinx XC2064^[5][6]
• 1987: 14 milionoj USD^[6]
• c.1993: >385 milionoj USD^{[6][malsukcesa kontrolo]}
• 2005: 1.9 miliardoj USD^[13]
• 2010 taksoj: 2,75 miliardoj USD^[13]
• 2013: 5.4 miliardoj USD^[14]
• 2020 takso: $ 9.8 miliardoj^[14]

Dezajno komenciĝas

Adesegna komencoestas nova kutima dezajno por efektivigo sur FPGA.

• 2005: 80,000^[15]
• 2008: 90,000^[16]

Dezajno[redakti]

Nuntempaj FPGAoj havas grandajn resursojn delogikaj pordegojkaj RAM-blokoj por efektivigi kompleksajn ciferecajn komputadojn.Ĉar FPGA-dezajnoj utiligas tre rapidajn I/O-tarifoj kaj dudirektajn datenojnbusoj, fariĝas defio kontroli ĝustan tempigon de validaj datumoj ene de aranĝotempo kaj teni tempo.

Planado de etaĝoebligas resursasignadon ene de FPGAoj renkonti tiujn tempolimojn.FPGAoj povas esti uzitaj por efektivigi ajnan logikan funkcion kiu anASICpovas plenumi.La kapablo ĝisdatigi la funkciojn post sendo,parta re-agordode parto de la dezajno^[17]kaj la malaltaj ne-revenantaj inĝenieristikkostoj relative al ASIC-dezajno (malgraŭ la ĝenerale pli alta unuokosto), ofertas avantaĝojn por multaj aplikoj.^[1]

Kelkaj FPGAoj havas analogajn ecojn aldone al ciferecaj funkcioj.La plej ofta analoga trajto estas programeblaslew ratesur ĉiu produktaĵstifto, permesante al la inĝeniero fiksi malaltajn tarifojn sur malpeze ŝarĝitaj stiftoj kiuj alie farusringoaŭparoneakcepteble, kaj agordi pli altajn tarifojn sur tre ŝarĝitaj pingloj sur altrapidaj kanaloj kiuj alie kurus tro malrapide.^[18][19]Ankaŭ oftaj estas kvarco-kristalaj oscilatoroj, sur-blato rezisto-kapacitancaj oscilatoroj, kajfaz-ŝlositaj buklojkun enigitatensio-kontrolitaj oscilatorojuzata por horloĝgenerado kaj administrado same kiel por altrapida serializer-deserializer (SERDES) elsendas horloĝojn kaj ricevilon horloĝreakiro.Sufiĉe oftaj estas diferencialajkomparilojsur enigaj pingloj desegnitaj por esti konektitaj aldiferenciga signaladokanaloj.Kelkaj "miksita signaloFPGAoj" havas integran periferionanalog-al-ciferecaj konvertiloj(ADCoj) kajcifereca-al-analoga konvertiloj(DACoj) kun analogaj signalaj kondiĉigaj blokoj permesantaj al ili funkcii kiel asistemo-sur-blato(SoC).^[20]Tiaj aparatoj malklarigas la linion inter FPGA, kiu portas ciferecajn kaj nulojn sur sia interna programebla interkonekta ŝtofo, kajkamp-programebla analoga tabelo(FPAA), kiu portas analogajn valorojn sur sia interna programebla interkonekta ŝtofo.