Produktaj Atributoj

Intel malkaŝas detalojn pri 3D-blato: kapablas stakigi 100 miliardojn da transistoroj, planas lanĉi en 2023

La 3D stakita blato estas la nova direkto de Intel por defii la Leĝon de Moore per stakigado de la logikaj komponantoj en la blato por draste pliigi la densecon de CPUoj, GPUoj kaj AI-procesoroj.Kun blatprocezoj proksimiĝantaj al stagno, ĉi tio eble estas la nura maniero daŭre plibonigi rendimenton.

Lastatempe, Intel prezentis novajn detalojn pri sia 3D Foveros-peceto-dezajno por la venontaj pecetoj de Meteor Lake, Arrow Lake kaj Lunar Lake ĉe la semikonduktaĵa industria konferenco Hot Chips 34.

Lastatempaj onidiroj sugestis, ke la Meteora Lago de Intel estos prokrastita pro la bezono ŝanĝi la GPU-kahelon/peceton de Intel de la TSMC 3nm-nodo al la 5nm-nodo.Dum Intel ankoraŭ ne dividis informojn pri la specifa nodo, kiun ĝi uzos por la GPU, reprezentanto de la kompanio diris, ke la planita nodo por la GPU-komponento ne ŝanĝiĝis kaj ke la procesoro estas survoje por ĝustatempa eldono en 2023.

Precipe, ĉi-foje Intel nur produktos unu el la kvar komponantoj (la CPU-parto) uzataj por konstrui ĝiajn blatojn Meteor Lake - TSMC produktos la aliajn tri.Industriaj fontoj atentigas, ke la GPU-kahelo estas TSMC N5 (5nm-procezo).

Intel konigis la plej novajn bildojn de la procesoro Meteor Lake, kiu uzos la 4-procezan nodon de Intel (7nm-procezo) kaj unue trafos la merkaton kiel movebla procesoro kun ses grandaj kernoj kaj du malgrandaj kernoj.La blatoj Meteor Lake kaj Arrow Lake kovras la bezonojn de la poŝtelefonaj kaj labortablaj komputilmerkatoj, dum Luna Lago estos uzata en maldikaj kaj malpezaj kajeroj, kovrante la 15W kaj suban merkaton.

Progresoj en pakado kaj interkonektiĝoj rapide ŝanĝas la vizaĝon de modernaj procesoroj.Ambaŭ estas nun same gravaj kiel la subesta proceza noda teknologio - kaj verŝajne pli gravaj iel.

Multaj el la malkaŝoj de Intel lundon koncentriĝis pri ĝia pakaĵteknologio 3D Foveros, kiu estos uzata kiel bazo por siaj procesoroj Meteor Lake, Arrow Lake kaj Lunar Lake por la konsuma merkato.Ĉi tiu teknologio permesas al Intel vertikale stakigi malgrandajn blatojn sur unuigita baza blato kun Foveros-interkonektiloj.Intel ankaŭ uzas Foveros por siaj GPU-oj Ponte Vecchio kaj Rialto Bridge kaj Agilex FPGA-oj, do ĝi povus esti konsiderata la subesta teknologio por pluraj el la venontgeneraciaj produktoj de la kompanio.

Intel antaŭe alportis 3D Foverojn al la merkato sur siaj malalt-volumaj Lakefield-procesoroj, sed la 4-kahela Meteor Lake kaj preskaŭ 50-kahelo Ponte Vecchio estas la unuaj blatoj de la firmao kiuj estas amasproduktitaj kun la teknologio.Post Arrow Lake, Intel transiros al la nova UCI-interkonekto, kio permesos al ĝi eniri la pecetaran ekosistemon uzante normigitan interfacon.

Intel rivelis, ke ĝi metos kvar pecetarojn de Meteor Lake (nomitajn "kahelojn/kahelojn" laŭ la lingvaĵo de Intel) aldone al la pasiva Foveros-intera tavolo/baza kahelo.La baza kahelo en Meteora Lago diferencas de tiu en Lakefield, kiu iusence povas esti konsiderata SoC.3D Foveros-pakaĵteknologio ankaŭ subtenas aktivan peran tavolon.Intel diras, ke ĝi uzas malaltkostan kaj malalt-potencan optimumigitan 22FFL-procezon (la sama kiel Lakefield) por produkti la Foveros-interpozan tavolon.Intel ankaŭ ofertas ĝisdatigitan 'Intel 16'-variaĵon de ĉi tiu nodo por siaj fandaj servoj, sed ne estas klare, kiun versio de la baza kahelo de Meteor Lake Intel uzos.

Intel instalos komputajn modulojn, I/O-blokojn, SoC-blokojn kaj grafikajn blokojn (GPUoj) uzante Intel 4-procezojn sur ĉi tiu pera tavolo.Ĉiuj ĉi tiuj unuoj estas dizajnitaj de Intel kaj uzas Intel-arkitekturon, sed TSMC OEMs la I/O, SoC kaj GPU-blokojn en ili.Ĉi tio signifas, ke Intel nur produktos la CPU kaj Foveros-blokojn.

Industrifontoj likas ke la I/O-ĵetkubo kaj SoC estas faritaj sur la N6-procezo de TSMC, dum la tGPU uzas TSMC N5.(Indas noti, ke Intel nomas la I/O-kahelo kiel la "I/O-Ekspandilo", aŭ IOE)

Estontaj nodoj sur la vojmapo de Foveros inkluzivas 25 kaj 18-mikronajn tonaltojn.Intel diras, ke eĉ teorie eblas atingi 1-mikronan interspacon en la estonteco uzante Hybrid Bonded Interconnects (HBI).