Merrillchip Nova & Originala en stoko Elektronikaj komponantoj integra cirkvito IC DS90UB928QSQX/NOPB

1.

FPDLINK estas altrapida diferenciga dissenda buso desegnita de TI, ĉefe uzata por transdoni bildajn datumojn, kiel fotilon kaj montri datumojn.La normo konstante evoluas, de la originala paro de linioj transdonantaj bildojn de 720P@60fps ĝis la nuna kapablo transdoni 1080P@60fps, kun postaj blatoj subtenantaj eĉ pli altajn bildajn rezoluciojn.La dissenda distanco ankaŭ estas tre longa, atingante ĉirkaŭ 20m, igante ĝin ideala por aŭtomobilaj aplikoj.

FPDLINK havas altrapidan antaŭen-kanalon por elsendi altrapidajn bilddatenojn kaj malgrandan parton de kontroldatenoj.Ekzistas ankaŭ relative malalt-rapideca malantaŭa kanalo por la dissendo de inverskontrolinformoj.La antaŭaj kaj malantaŭaj komunikadoj formas dudirektan kontrolkanalon, kiu kondukas al la lerta dezajno de la I2C en FPDLINK, kiu estos diskutita en ĉi tiu artikolo.

FPDLINK estas uzata kun seriigilo kaj deserialigilo parigitaj kune, la CPU povas esti konektita al aŭ la seriigilo aŭ la deserialigilo, depende de la aplikaĵo.Ekzemple, en fotilaplikaĵo, la fotilsensilo konektas al la seriigilo kaj sendas datenojn al la deserialigilo, dum la CPU ricevas la datenojn senditajn de la deserialigilo.En ekranapliko, la CPU sendas datenojn al la seriigilo kaj la deserialigilo ricevas la datenojn de la seriigilo kaj sendas ĝin al la LCD-ekrano por ekrano.

2.

La i2c de la CPU tiam povas esti ligita al la i2c de la seriigilo aŭ deserialigilo.La FPDLINK-peceto ricevas la I2C-informojn senditajn de la CPU kaj elsendas la I2C-informojn al la alia fino per la FPDLINK.Kiel ni scias, en la protokolo i2c, la SDA estas sinkronigita per SCL.En ĝeneralaj aplikoj, datenoj estas fiksitaj sur la altiĝanta rando de SCL, kiu postulas la majstron aŭ sklavon esti preta por datenoj sur la malsupra rando de SCL.Tamen, en FPDLINK, ĉar FPDLINK-transsendo estas tempigita, ne estas problemo kiam la majstro sendas datumojn, maksimume la sklavo ricevas la datumojn kelkajn horloĝojn poste ol la majstro sendas ĝin, sed estas problemo kiam la sklavo respondas al la majstro. , ekzemple, kiam la sklavo respondas al la majstro per ACK kiam la ACK estas transdonita al la majstro, ĝi jam estas pli malfrua ol la tempo sendita de la sklavo, t.e. ĝi jam trapasis la FPDLINK-malfruon kaj eble maltrafis la leviĝantan. rando de la SCL.

Feliĉe, la protokolo i2c konsideras ĉi tiun situacion.i2c-spec specifas posedaĵon nomitan i2c-streĉado, kio signifas, ke la i2c-sklavo povas tiri la SCL malsupren antaŭ sendi la ACK se ĝi ne estas preta tiel ke la majstro malsukcesos kiam provas tiri la SCL supren tiel ke la majstro daŭre klopodos. tiri la SCL supren kaj atendu la, Sekve, kiam oni analizas la ondformon i2c sur la FPDLINK Slave-flanko, ni trovos, ke ĉiufoje kiam la sklava adresparto estas sendita, estas nur 8 bitoj, kaj la ACK estos respondita poste.

La FPDLINK-peceto de TI plene profitas de ĉi tiu funkcio, anstataŭ simple plusendi la ricevitan i2c-ondformon (t.e. konservante la saman baŭdrapidecon kiel la sendinto), ĝi retransdonas la ricevitajn datenojn ĉe la baŭdrapideco fiksita sur la FPDLINK-peceto.Ĉi tio do gravas noti kiam oni analizas la ondformon i2c sur la FPDLINK Slave-flanko.La CPU i2c-baŭdrapideco povas esti 400K, sed la i2c-baŭdrapideco ĉe la sklavflanko de FPDLINK estas 100K aŭ 1M, depende de la SCL-altaj kaj malaltaj agordoj en la FPDLINK-peceto.