Xilinx/XC7K480T-2FFG1156I/XC7K480T/IC BOM FPGA/integra cirkvito

Specifoj

XC7K480T-2FFG1156I Superrigardo pri FPGA
Ĝenerala priskribo
Xilinx® 7-seriaj FPGA-oj konsistas el kvar FPGA-familioj, kiuj traktas la kompletan gamon de sistemaj postuloj, kiuj iras de malalta kosto, malgranda formofaktoro, kost-sentemaj, alt-volumenaj aplikoj ĝis ultra-altnivela konektebleca bendolarĝo, logika kapacito kaj signal-traktadkapablo. por la plej postulemaj alt-efikecaj aplikoj.La 7 serioj FPGAoj inkludas:
• Familio Spartan®-7: Optimumigita por malalta kosto, plej malalta potenco kaj alta I/O-agado.Havebla en malmultekosta, tre malgranda formo-faktora pakaĵo por plej malgranda PCB-piedsigno.
• Artix®-7 Familio: Optimumigita por malaltaj potencaj aplikoj postulantaj seriajn transceilojn kaj altan DSP kaj logika trairo.Provizas la plej malaltan totalan fakturon de materialaj kostoj por altproduktaj, kost-sentemaj aplikoj.
• Kintex®-7 Family: Optimumigita por plej bona prezo-rendimento kun 2X plibonigo kompare kun antaŭa generacio, ebligante novan klason de FPGA-oj.
• Familio Virtex®-7: Optimumigita por plej alta sistema rendimento kaj kapablo kun 2X plibonigo en sistema rendimento.Plej altaj kapablaj aparatoj ebligitaj per stakigita silicia interkonekto (SSI) teknologio.
Konstruite sur pintnivela, alt-efikeca, malalt-potenca (HPL), 28 nm, alt-k-metala pordego (HKMG) proceza teknologio, 7-seriaj FPGA-oj ebligas senekzemplan pliiĝon en sistema rendimento kun 2.9 Tb/ s de I/O-bendolarĝo, 2 milionoj da logika ĉelkapacito, kaj 5.3 TMAC/s DSP, dum konsumas 50% malpli da potenco ol antaŭgeneraciaj aparatoj por oferti plene programeblan alternativon al ASSP-oj kaj ASIC-oj.
Trajtoj
• Altnivela alt-efikeca FPGA-logiko bazita sur reala 6-eniga serĉtabelo (LUT) teknologio agordebla kiel distribuita memoro.
• 36 Kb du-havena bloka RAM kun enkonstruita FIFO-logiko por sur-blata datumbuffering.
• Alt-efikeca SelectIO™-teknologio kun subteno por DDR3-interfacoj ĝis 1,866 Mb/s.
• Altrapida seria konektebleco kun enkonstruitaj plurgigabitaj transceptoroj de 600 Mb/s ĝis maksimumaj tarifoj de 6,6 Gb/s ĝis 28,05 Gb/s, proponante specialan malalt-potencan reĝimon, optimumigitan por blato-al-blato interfacoj .
• Uzanto agordebla analoga interfaco (XADC), korpigante duoblajn 12-bitajn 1MSPS analog-al-ciferecajn konvertilojn kun sur-blataj termikaj kaj provizosensiloj.
• DSP-tranĉaĵoj kun 25 x 18 multiplikiloj, 48-bita akumulilo kaj antaŭ-adiciulo por alt-efikeca filtrado, inkluzive de optimumigita simetria koeficienta filtrado.
• Potencaj horloĝaj administradkaheloj (CMT), kombinante faz-ŝlositan buklon (PLL) kaj miksreĝimajn horloĝmanaĝerajn (MMCM) blokojn por alta precizeco kaj malalta tremo.
• Integrita bloko por PCI Express® (PCIe), por ĝis x8 Gen3 Endpoint kaj Root Port-dezajnoj.
• Vasta vario de agordaj elektoj, inkluzive de subteno por varo-memoroj, 256-bita AES-ĉifrado kun HMAC/SHA-256-aŭtentikigo kaj enkonstruita SEU-detekto kaj korekto.
• Malaltkosta, drato-ligo, senkovrila flip-blato, kaj alta signala integreco flipchip-pakaĵo proponanta facilan migradon inter familianoj en la sama pako.Ĉiuj pakaĵoj haveblaj en Pb-libera kaj elektitaj pakaĵoj en Pb-opcio.
• Desegnita por alta rendimento kaj plej malalta potenco kun 28 nm, HKMG, HPL-procezo, 1.0V-kerna tensio-proceza teknologio kaj 0.9V-kerna tensio-opcio por eĉ pli malalta potenco.
La Xilinx FPGAs (Field Programable Gate Array) serio XC7K480T-2FFG1156I estas FPGA, Kintex-7, MMCM, PLL, 400 I/O-oj, 710 MHz, 477760 Ĉeloj, 970 mV ĝis 1.03 Anstataŭaĵoj, FCBGA-11, FCBGA-1 kaj Alternatives kun datumfolioj, akcioj, prezoj de Rajtigitaj Distribuistoj ĉe FPGAkey.com, kaj vi ankaŭ povas serĉi aliajn FPGA-produktojn.
Trajtoj
Altnivela alt-efikeca FPGA-logiko bazita sur reala 6-eniga serĉtabelo (LUT) teknologio agordebla kiel distribuita memoro.
36 Kb du-havena bloka RAM kun enkonstruita FIFO-logiko por sur-blata datumbufrado.
Alt-efikeca SelectIO-teknologio kun subteno por DDR3-interfacoj ĝis 1,866 Mb/s.
Altrapida seria konektebleco kun enkonstruitaj plurgigabitaj transceptoroj de 600 Mb/s ĝis maksimumaj tarifoj de 6,6 Gb/s ĝis 28,05 Gb/s, ofertante specialan malalt-potencan reĝimon, optimumigitan por blato-al-pecetaj interfacoj.
Uzanto agordebla analoga interfaco (XADC), asimilante duoblajn 12-bitajn 1MSPS analog-al-ciferecajn transformilojn kun sur-blataj termikaj kaj provizosensiloj.
DSP-tranĉaĵoj kun 25 x 18 multiplikiloj, 48-bita akumulilo kaj antaŭ-adiciulo por alt-efikeca filtrado, inkluzive de optimumigita simetria koeficienta filtrado.
Potencaj horloĝadministraj kaheloj (CMT), kombinante faz-ŝlositan buklon (PLL) kaj miksreĝimajn horloĝmanaĝerajn (MMCM) blokojn por alta precizeco kaj malalta tremo.
Integrita bloko por PCI Express (PCIe), por dezajnoj ĝis x8 Gen3 Endpoint kaj Root Port.
Vasta gamo da agordaj elektoj, inkluzive de subteno por varo-memoroj, 256-bita AES-ĉifrado kun HMAC/SHA-256-aŭtentikigo kaj enkonstruita SEU-detekto kaj korekto.
Malaltkosta, drata ligo, senkovrila flip-blato, kaj alta signal-integreca flipchip-pakaĵo ofertanta facilan migradon inter familianoj en la sama pako.Ĉiuj pakaĵoj haveblaj en Pb-libera kaj elektitaj pakaĵoj en Pb-opcio.
Desegnita por alta rendimento kaj plej malalta potenco kun 28 nm, HKMG, HPL-procezo, 1.0V-kerna tensio-proceza teknologio kaj 0.9V-kerna tensio-opcio por eĉ pli malalta potenco.