ordon_bg

produktoj

Logiko kaj flipflops-SN74LVC74APWR

Mallonga priskribo:

La SNx4LVC74A-aparatoj integras du pozitivajn randojn ekigitajn D-tipan flip-flopojn en unu oportuna.
aparato.
La SN54LVC74A estas dizajnita por 2.7-V ĝis 3.6-V VCC operacio, kaj la SN74LVC74A estas desegnita por
1.65-V ĝis 3.6-V VCC operacio.Malalta nivelo ĉe la antaŭdifinitaj (PRE) aŭ klaraj (CLR) enigaĵoj metas aŭ rekomencigas la produktaĵojn, sendepende de la niveloj de la aliaj enigaĵoj.Kiam PRE kaj CLR estas neaktivaj (altaj), datenoj ĉe la datumoj (D) enigaĵo renkontanta la aranĝajn tempopostulojn estas transdonitaj al la produktaĵoj sur la pozitiva rando de la horloĝpulso.Horloĝeksigado okazas sur tensionivelo kaj ne estas rekte rilatita al la pliiĝotempo de la horloĝpulso.Sekvante la teni-tempan intervalon, datenoj ĉe la D-enigo povas esti ŝanĝitaj sen influado de la niveloj ĉe la produktaĵoj.La datumaj I/Oj kaj kontrolaj enigaĵoj estas supertensiaj toleraj.Ĉi tiu funkcio permesas la uzon de ĉi tiuj aparatoj por malsupren-tradukado en mikstensia medio.


Produkta Detalo

Produktaj Etikedoj

Produktaj Atributoj

TIPO PRISKRIBO
Kategorio Integraj Cirkvitoj (ICoj)

Logiko

Sandaloj

Mfr Texas Instruments
Serio 74LVC
Pako Bendo kaj Bobeno (TR)

Tranĉita glubendo (CT)

Digi-Reel®

Produkta Statuso Aktiva
Funkcio Agordu (Agordu) kaj Restarigi
Tajpu D-Tipo
Eligo Tipo Komplementa
Nombro de Elementoj 2
Nombro de Bitoj per Elemento 1
Horloĝa Ofteco 150 MHz
Maksimuma Disvastigo Prokrasto @ V, Max CL 5.2ns @ 3.3V, 50pF
Trigger Tipo Pozitiva Rando
Nuna - Eligo Alta, Malalta 24mA, 24mA
Tensio - Provizo 1.65V ~ 3.6V
Kurento - Kvieta (Iq) 10 µA
Eniga Kapacito 5 pF
Funkcia Temperaturo -40 °C ~ 125 °C (TA)
Munta Tipo Surfaca Monto
Provizanta Aparato Pako 14-TSSOP
Pako / Kazo 14-TSSOP (0.173", 4.40mm Larĝo)
Baza Produkta Nombro 74LVC74


Dokumentoj kaj Amaskomunikilaro

RIMEDOTIPO LIGO
Datenfolioj SN54LVC74A, SN74LVC74A
Elstara Produkto Analogaj Solvoj

Logikaj Solvoj

PCN-Pakado Bobeno 10/jul/2018

Bobenoj 19/Apr/2018

HTML-Datenfolio SN54LVC74A, SN74LVC74A
EDA-Modeloj SN74LVC74APWR de SnapEDA

SN74LVC74APWR de Ultra Librarian

Mediaj kaj Eksportaj Klasifikoj

ATRIBUTO PRISKRIBO
RoHS-Statuso ROHS3 Konforma
Humid-Senteveca Nivelo (MSL) 1 (Senlima)
Statuso REACH REACH Netuŝita
ECCN EAR99
HTSUS 8542.39.0001

Flip-Flop kaj Latch

Flip-flopkajRigliloestas oftaj ciferecaj elektronikaj aparatoj kun du stabilaj statoj kiuj povas esti uzataj por stoki informojn, kaj unu flip-flopo aŭ riglilo povas stoki 1 pecon da informoj.

Flip-flop (Mallongigita kiel FF), ankaŭ konata kiel bistabila pordego, ankaŭ konata kiel bistabila flip-flop, estas cifereca logika cirkvito kiu povas funkcii en du ŝtatoj.Flip-flops restas en sia stato ĝis ili ricevas enigpulson, ankaŭ konatan kiel ellasilo.Kiam enirpulso estas ricevita, la flip-flopproduktaĵo ŝanĝas staton laŭ la reguloj kaj tiam restas en tiu stato ĝis alia ellasilo estas ricevita.

Latch, sentema al la pulsnivelo, ŝanĝas staton sub la nivelo de la horloĝa pulso, latch estas nivel-eksigita stoka unuo, kaj la ago de datumstokado dependas de la nivelvaloro de la eniga signalo, nur kiam la riglilo estas en la. ebligi staton, la eligo ŝanĝiĝos kun la enigo de datumoj.Latch estas malsama de flip-flop, ĝi ne estas latching datumoj, la signalo ĉe la eligo ŝanĝoj kun la eniga signalo, same kiel la signalo pasanta tra bufro;post kiam la klinkosignalo funkcias kiel klinko, la datenoj estas ŝlositaj kaj la eniga signalo ne funkcias.Riglilo ankaŭ estas nomita travidebla riglilo, kio signifas ke la eligo estas travidebla al la enigaĵo kiam ĝi ne estas ŝlosita.

La diferenco inter klinko kaj flip-flopo
Latch kaj flip-flop estas binaraj stokaj aparatoj kun memorfunkcio, kiuj estas unu el la bazaj aparatoj por formi diversajn tempologikcirkvitojn.La diferenco estas: latch rilatas al ĉiuj ĝiaj enigsignaloj, kiam la eniga signalo ŝanĝas latch ŝanĝojn, ne ekzistas horloĝa fina stacio;flip-flop estas kontrolita de la horloĝo, nur kiam la horloĝo estas ekigita por provi la nuna enigo, generi la eligo.Kompreneble, ĉar kaj klinko kaj flip-flop estas tempologiko, la eligo ne nur rilatas al la nuna enigo, sed ankaŭ rilatas al la antaŭa eligo.

1. klinko estas ekigita de nivelo, ne sinkrona kontrolo.DFF estas ekigita de horloĝa rando kaj sinkrona kontrolo.

2、latch estas sentema al la eniga nivelo kaj estas tuŝita de la kablado prokrasto, do estas malfacile certigi, ke la eligo ne produktas burrs;DFF estas malpli verŝajna produkti raŭbojn.

3, Se vi uzas pordegajn cirkvitojn por konstrui latch kaj DFF, latch konsumas malpli da pordegaj rimedoj ol DFF, kiu estas pli bona loko por latch ol DFF.Tial, la integriĝo de uzado de riglilo en ASIC estas pli alta ol DFF, sed la malo estas vera en FPGA, ĉar ekzistas neniu norma riglilo unuo en FPGA, sed ekzistas DFF-unuo, kaj LATCH bezonas pli ol unu LE por esti realigita.klinko estas nivelo ekigita, kio estas ekvivalenta al havi ebligan finon, kaj post aktivigo (je la ebliga nivelo) estas ekvivalenta al drato, kiu ŝanĝiĝas kun La eligo varias laŭ la eligo.En la ne-ebligita stato estas konservi la originalan signalon, kiu povas esti vidita kaj flip-flop diferenco, fakte, multajn fojojn latch ne estas anstataŭaĵo por ff.

4, klinko fariĝos ekstreme kompleksa statika tempo analizo.

5, nuntempe, klinko estas uzata nur en la tre altnivela cirkvito, kiel la CPU P4 de Intel.FPGA havas riglilon unuon, la registro unuo povas esti agordita kiel riglilo unuo, en xilinx v2p manlibro estos agordita kiel registro/fermilo unuo, la alligiteco estas xilinx duona tranĉaĵo strukturo diagramo.Aliaj modeloj kaj fabrikantoj de FPGA ne iris por kontroli.--Persone, mi pensas, ke xilinx kapablas rekte kongrui kun la altera povas esti pli da problemo, al kelkaj LE por fari, tamen, ne xilinx-aparato ĉiu tranĉaĵo povas esti tiel agordita, la sola DDR-interfaco de altera havas specialan riglilon, ĝenerale nur nur altrapida cirkvito estos uzata en la klinkodezajno.La LE de altera ne estas latch strukturo, kaj kontrolu la sp3 kaj sp2e, kaj aliaj ne kontroli, la manlibro diras ke ĉi tiu agordo estas subtenata.La esprimo wangdian pri altera estas ĝusta, la ff de altera ne povas esti agordita por latch, ĝi uzas serĉtabelon por efektivigi latch.

La ĝenerala regulo de dezajno estas: eviti riglilon en la plej multaj dezajnoj.ĝi lasos vin desegni la tempigo estas finita, kaj ĝi estas tre kaŝita, ne-veterano ne povas trovi.klinko la plej granda danĝero estas ne filtri burrs.Ĉi tio estas ekstreme danĝera por la sekva nivelo de la cirkvito.Tial, kondiĉe ke vi povas uzi D-flip-flop-lokon, ne uzu klinkon.


  • Antaŭa:
  • Sekva:

  • Skribu vian mesaĝon ĉi tie kaj sendu ĝin al ni