DS90UB914ATRHSRQ1 Originala Tute Nova QFN DS90UB914ATRHSRQ1 Kun La Vendisto REVALIDI OferPledojn
Produktaj Atributoj
TIPO | PRISKRIBO | ELEKTU |
Kategorio | Integraj Cirkvitoj (ICoj) Interfaco Seriigiloj, Deseriigiloj |
|
Mfr | Texas Instruments | |
Serio | Aŭtomobilo, AEC-Q100 | |
Pako | Bendo kaj Bobeno (TR) Tranĉita glubendo (CT) Digi-Reel® |
|
Produkta Statuso | Aktiva | |
Funkcio | Deserializer | |
Datumkurso | 1.4 Gbps | |
Eniga Tipo | FPD-Link III, LVDS | |
Eligo Tipo | LVCMOS | |
Nombro de Enigaĵoj | 1 | |
Nombro de Eligoj | 12 | |
Tensio - Provizo | 1.71V ~ 3.6V | |
Funkcia Temperaturo | -40 °C ~ 105 °C (TA) | |
Munta Tipo | Surfaca Monto | |
Pako / Kazo | 48-WFQFN Eksponita Kuseneto | |
Provizanta Aparato Pako | 48-WQFN (7x7) | |
Baza Produkta Nombro | DS90UB914 | |
SPQ | 1000 PK |
Serializer/Deserializer (SerDes) estas paro de funkciaj blokoj ofte uzitaj en altrapidaj komunikadoj por kompensi limigitan enigaĵon/produktaĵon.Tiuj blokoj konvertas datenojn inter seriaj datenoj kaj paralelaj interfacoj en ĉiu direkto.La esprimo "SerDes" senmarke rilatas al interfacoj uzitaj en diversaj teknologioj kaj aplikoj.La primara uzo de SerDes estas disponigi datumtranssendon super ununura linio aŭ adiferenciala paropor minimumigi la nombron da I/O-stiftoj kaj interkonektiĝoj.
La baza SerDes-funkcio konsistas el du funkciaj blokoj: la bloko Parallel In Serial Out (PISO) (alinome Paralel-al-seria konvertilo) kaj la Serial In Parallel Out (SIPO) bloko (alinome Seria-al-paralela konvertilo).Estas 4 malsamaj SerDes-arkitekturoj: (1) Paralela horloĝo SerDes, (2) Enigita horloĝo SerDes, (3) 8b/10b SerDes, (4) Bit interplektita SerDes.
La bloko PISO (Paralela Enigo, Seria Eligo) tipe havas paralelan horloĝan enigaĵon, aron de dateneniglinioj, kaj enirdatenfermiloj.Ĝi povas uzi internan aŭ eksteranfaz-ŝlosita buklo (PLL)por multobligi la envenantan paralelan horloĝon ĝis la seria frekvenco.La plej simpla formo de la PISO havas unuopaĵonŝanĝregistrokiu ricevas la paralelajn datenojn unufoje per paralela horloĝo, kaj ŝanĝas ĝin eksteren ĉe la pli alta seria horloĝfrekvenco.Efektivigoj ankaŭ povas uzi aduoble-bufritaregistriĝu por evitimetastabilecodum transdono de datumoj inter horloĝaj domajnoj.
La SIPO (Serial Input, Parallel Output) bloko tipe havas ricevan horloĝproduktaĵon, aron de datenproduktadlinioj kaj produktaĵdatenfermiloj.La ricevi horloĝo eble estis reakirita de la datumoj de la serialoreakiro de horloĝotekniko.Tamen, SerDes kiuj ne elsendas horloĝon uzas referenchorloĝon por ŝlosi la PLL al la ĝusta Tx-frekvenco, evitante malaltan.harmoniaj frekvencojĉeestanta en ladatumfluo.La SIPO-bloko tiam dividas la envenantan horloĝon malsupren al la paralela indico.Efektivigoj tipe havas du registrojn ligitajn kiel duobla bufro.Unu registro estas uzata por horloĝi en la seria fluo, kaj la alia estas uzata por teni la datumojn por la pli malrapida, paralela flanko.
Iuj specoj de SerDes inkluzivas kodigajn/malkodigajn blokojn.La celo de tiu ĉi kodigo/malkodigo estas tipe meti almenaŭ statistikajn limojn sur la indicon de signaltransiroj por permesi pli facilan.reakiro de horloĝoen la ricevilo, provizienkadrigo, kaj proviziDC-ekvilibro.
Trajtoj por la DS90UB914A-Q1
- Kvalifikita por aŭtomobilaj aplikoj AEC-Q10025-MHz ĝis 100-MHz Eniga Piksela Horloĝo Subteno
- Aparato-temperatura grado 2: -40 ℃ ĝis +105 ℃ ĉirkaŭa funkcia temperaturo
- Aparato HBM ESD klasifika nivelo ±8kV
- Aparato CDM ESD klasifika nivelo C6
- Programebla datumutila ŝarĝo: Daŭra malalta latencia dudirekta kontrolinterfaco-kanalo kun I2C-subteno je 400-kHz
- 10-bita Utila ŝarĝo ĝis 100-MHz
- 12-bita Utila ŝarĝo ĝis 75-MHz
- 2:1 Multipleksilo por elekti inter du enigbildoj
- Kapabla ricevi pli ol 15-m koaxialajn aŭ 20-m ŝirmitajn torditajn kablojn
- Fortika Power-Over-Coaxial (PoC) operacio
- Ricevu ekvalizilon aŭtomate adaptiĝas por ŝanĝoj en kabloperdo
- Ŝlosu eligan raportstifton kaj @SPEED BIST-diagnozan funkcion por validigi la integrecon de la ligo
- Ununura nutrado ĉe 1.8-V
- ISO 10605 kaj IEC 61000-4-2 ESD konforma
- EMI/EMC mildigo kun programebla disvastiga spektro (SSCG) kaj ricevilo ŝanceligitaj produktaĵoj
Priskribo por la DS90UB914A-Q1
La DS90UB914A-Q1-aparato ofertas FPD-Link III-interfacon kun altrapida antaŭen-kanalo kaj dudirekta kontrolkanalo por transdono de datumoj per ununura samaksa kablo aŭ diferenciga paro.La DS90UB914A-Q1-aparato inkluzivas diferencigan signaladon sur kaj la altrapida antaŭen-kanalo kaj dudirektaj kontrolkanalaj datumvojoj.La deserialigilo estas celita por ligoj inter bildigiloj kaj videoprocesoroj en EKUO (Electronic Control Unit).Ĉi tiu aparato estas ideale taŭga por veturado de videodatenoj postulantaj ĝis 12-bitan pikselan profundon plus du sinkronigajn signalojn kune kun dudirekta kontrolkanala buso.
La deserialigilo havas multipleksilon por permesi elekton inter du enigbildigiloj, unu aktiva je fojo.La primara videotransporto konvertas 10-bitajn aŭ 12-bitajn datenojn al ununura altrapida seria rivereto, kune kun aparta malalta latenta dudirekta kontrolkanala transporto kiu akceptas kontrolinformojn de I2C-haveno kaj estas sendependa de vidbendo-periodo.
Uzi la enigitan horloĝteknologion de TI permesas travideblan plendupleksan komunikadon super ununura diferenciga paro, portante nesimetri-dudirektajn kontrolkanalinformojn.Ĉi tiu ununura seria rivereto simpligas translokigon de larĝa datumbuso super PCB-spuroj kaj kablo forigante la distordigajn problemojn inter paralelaj datumoj kaj horloĝaj vojoj.Ĉi tio signife ŝparas sisteman koston malvastigante datumvojojn, kiuj siavice reduktas PCB-tavolojn, kablolarĝon kaj konektilgrandecon kaj pinglojn.Krome, la Deserializer-enigaĵoj disponigas adaptan egaligon por kompensi perdon de la amaskomunikilaro super pli longaj distancoj.Interna Dc-ekvilibra kodigado/malkodado kutimas apogi AC-kunligitajn interkonektojn.