5CEFA5F23I7N Cyclone® VE Field Programable Gate Array (FPGA) IC 240 5001216 77000 484-BGA

Mallonga priskribo:

La Cyclone® V-aparatoj estas desegnitaj por samtempe akomodi la malpliiĝantan elektran konsumon, koston kaj tempomerkatajn postulojn;kaj la kreskantaj bendolarĝaj postuloj por altvolumaj kaj kost-sentemaj aplikoj.Plibonigita per integraj transceptoroj kaj malmola memorregiloj, la Cyclone V-aparatoj taŭgas por aplikoj en la industriaj, sendrataj kaj kablaj, armeaj kaj aŭtomobilaj merkatoj.

Sendu retpoŝton al ni Elŝutu Datfolio

Produkta Detalo

Produktaj Etikedoj

Produktaj Atributoj

TIPO	ILUSTRI
kategorio	Field Programable Gate Arrays (FPGAoj)
fabrikanto	Intel
serio	Cyclone® VE
envolvi	pleto
Produkta stato	Aktiva
DigiKey estas programebla	ne konfirmita
LAB/CLB nombro	29080
Nombro de logikaj elementoj/unuoj	77000
Tuta nombro da RAM-bitoj	5001216
I/O 數	240
Tensio - Elektroprovizo	1.07V~1.13V
Instala tipo	Surfaca glua tipo
Funkcia temperaturo	-40 °C ~ 100 °C (TJ)
Pako/Loĝejo	484-BGA
Enkapsuligo de komponantoj de vendisto	484-FBGA (23x23)
Produkta majstra numero	5CEFA5

Produkta Enkonduko

Produktaj Trajtoj

Teknologio

La 28-nm malalt-potenca (28LP) procezteknologio de TSMC
1.1 V kerna tensio

Pakado

Wirebond malalt-halogenaj pakoj
Multoblaj aparataj densecoj kun kongruaj pakaj spuroj por senjunta migrado inter malsamaj aparataj densecoj
RoHS-konformaj kaj gviditaj opcioj

Alt-efikeca FPGA-ŝtofo

Plibonigita 8-eniga ALM kun kvar registroj

Interna memorblokoj

M10K - 10-kilobitoj (Kb) memorblokoj kun mola erara korektkodo (ECC)
Memor-logika tabelbloko (MLAB) - 640-bita distribuita LUTRAM kie vi povas uzi ĝis 25% de la ALMoj kiel MLAB-memoro

Enkonstruitaj Malmolaj IP-blokoj

Indiĝena subteno por ĝis tri signal-prilaboraj precizecaj niveloj (tri 9 x 9, du 18 x 18, aŭ unu 27 x 27 multiplikato) en la sama variablo-precizeca DSP-bloko
64-bita akumulilo kaj kaskado
Enkorpigita interna koeficienta memoro
Predigilo/subtraktilo por plibonigita efikeco
DDR3, DDR2 kaj LPDDR2 kun 16 kaj 32-bita ECC-subteno
PCI Express* (PCIe*) Gen2 kaj Gen1 (x1, x2, aŭ x4) malmola IP kun multfunkcia subteno, finpunkto kaj radika haveno

Agordo

amper-protekto—ampleksa dezajnoprotekto por protekti viajn valorajn IP-investojn
Plibonigitaj altnivelaj ĉifradaj normoj (AES) dezajnaj sekurecaj funkcioj
CvP
Dinamika reagordo de la FPGA
Aktiva seria (AS) x1 kaj x4, pasiva seria (PS), JTAG, kaj rapida pasiva paralela (FPP) x8 kaj x16 agorda opcioj
Interna frotado (2)
Parta reagordo (3)